**三星展示业界最小42nm栅距3D堆叠晶体管，理论密度翻倍**

_从 GAA 到 3D 堆叠式 FET：三星展示业界最小 42nm 栅距 3D 堆叠晶体管，理论密度翻倍_

> 三星在2026 VLSI研讨会上首次展示栅极间距仅42nm的3D堆叠场效应晶体管（FET）架构，通过将n型和p型晶体管垂直堆叠，可将单位面积晶体管数量翻倍。该技术突破传统平面布局极限，有望大幅提升AI与高性能计算芯片的密度和能效，相关论文获得大会最佳论文奖。

**来源信息**
- **来源**：IT之家（RSS）
- **分类**：行业
- **发布时间**：2026-06-17 16:20（北京时间）
- **原文**：[打开原文](https://www.ithome.com/0/965/472.htm)